<acronym id="56cqn"></acronym>
<var id="56cqn"></var>
<big id="56cqn"></big>
    <blockquote id="56cqn"><ruby id="56cqn"></ruby></blockquote>
    <meter id="56cqn"></meter>

  1. <progress id="56cqn"><span id="56cqn"></span></progress>

    新闻中心

    EEPW首页 > 嵌入式系统 > 设计应用 > 基于PCI总线数字信号处理机的硬件设计(05-100)

    基于PCI总线数字信号处理机的硬件设计(05-100)

    —— 基于PCI总线数字信号处理机的硬件设计
    作者:西安电子科技大学电子工程学院 张顺和 刘书明时间:2009-02-20来源:电?#30828;?#21697;世界收藏

      引言

    本文引用地址:http://www.bftj.tw/article/91451.htm

      以公司为主推出的。采用PCI总线设备所具有的配置空间以及PCI总线通过桥接电路与CPU相连的技术使PCI总线具有广泛的适应性,同时能满足高速设备的要求。

      另一方面,DSP的发展也异常迅速。ADI公司于2001年发布了其高性能TigerSHARC系列DSP的新成?#20445;?#37319;用这样系列的芯片,可研制出处理能力更强,体积更小,开发成本更低,性价比更高的信号处理机。并广泛地应用于信号处理、通信、语音、图像和军事等各个领域。

      介绍

      本系统采用美国ADI公司的高性能TigerSHARC101S作为主处理器,简称。ADSP处理支持32bit和64bit浮点,以及8、16、32和64bit定点处理。它的静态超量结构使DSP每周期能执行多达4条指令,进行24个16bit定点运算和6个浮点运算。其内部有三条相互独立的128bit宽度和内部数据总线,每条连接三个2Mbit内部存储块中的一个,提供4字的数据、指令及I/O访问和14.4Gbyte/S的内部存储带宽。以300MHZ时钟运行?#20445;?#20854;内核指令周期为3.3ns。在发挥其单指令多数据特点后,ADSPTS101S可以提供每秒24亿次40bitMAC运算或6亿次80bitMAC运算。以300MHz时钟运行?#20445;?#23436;成1024点复数FFT(基2)时间仅32.78us。1024点输入50抽头FIR需91.67us。

      ADSPTS101S有强大的链路口传输功能,每个链路口传输速度已达到250Mbyte/S。总的链路数据率达1Gbyte/S(4个链路口),已经超过了外部口的传输速率(800Mbyte/S)。

      信号处理机的硬件结构

      系统结构主要包括A/D转换、数据存储、逻辑控制,时钟分配和数据传输五大模块。以DSP为核心处理单元的信号处理机是以PCI插卡的形式直?#30828;?#20837;计算机的PCI总线插槽中。信号处理机通过PCI接口芯片与PCI总线连接,其功能是实现PC机与信号处理机之间数据传输和存储。其系统结构图如图1:

      

     

     

      图1系统结构图

      其中A/D转换器采用AD公司16位高精度A/D芯片AD976ARS,它是采用电荷重分?#25216;?#26415;的逐次逼近型模数转换器,器结构比传统逼近型ADC简单,?#20063;?#20877;需要完整的模数转换器作为核心。AD976ARS具有以下特点:

    •   *它是16位的高精度A/D,可以做到16位不失码。
    •   *带有高速并行接口。
    •   *转换速度为200ksps。
    •   *可选内部或外部的2.5V参考电源。
    •   *带有片上时钟。

    上一页 1 2 3 下一页

    评论


    相关推荐

    技术专区

    关闭
    49选7开奖历史记录 福建时时彩开奖规则 青海11选5开奖信息 体彩p3字谜图谜总汇 甘肃快三今天开奖结果 快3开奖号码江苏 欢乐斗地主残局专家破解大全 内蒙古快三基本走势图 陕西快乐十分助手官网 云南快乐10分走势图 11选5赚钱技巧 2019年3d开机号 黑龙江36选7开兑奖 3d彩票软件 公式规律一波中特 上海时时乐开奖结果彩经网